Pamięć flash 64Mbit 8-pinowy SOIC SPI Montaż powierzchniowy

Rodzina FL-L łączy się z systemem hosta za pośrednictwem interfejsu szeregowego (SPI). Obsługiwane są tradycyjne jedno-bitowe wejście i wyjście szeregowe SPI (pojedyncze wejścia/wyjścia lub SIO) oraz opcjonalne polecenia dwubitowego (Dual I/O lub DIO) oraz czterobitowego Quad I/O (QIO) i Quad Peripheral Interface (QPI). Ponadto istnieją polecenia odczytu DDR (Double Data Rate) dla modułów QIO i QPI, które przekazują adres i odczytują dane na obu krawędziach zegara. Architektura obsługuje bufor programowania stron, który umożliwia zaprogramowanie do 256 bajtów w jednej operacji i zapewnia indywidualne 4-KB sektor, 32 KB sektor bloku, 64 KB sektor bloku lub całe wymazywanie chipów. Dzięki zastosowaniu urządzeń z rodziny FL-L z większą liczbą obsługiwanych zegarów, z poleceniami Quad szybkość odczytu instrukcji może odpowiadać lub przekraczać tradycyjny interfejs równoległy, pamięć asynchroniczna i pamięć NOR, przy jednoczesnym zmniejszeniu liczby sygnałów. Produkty z rodziny FL-L charakteryzują się wysoką gęstością oraz elastycznością i wysoką wydajnością wymaganą przez różne aplikacje mobilne lub wbudowane. Stanowi idealne rozwiązanie do przechowywania danych w systemach o ograniczonej przestrzeni, połączeniach sygnałowych i poborze mocy. Te pamięci oferują elastyczność i wydajność znacznie wyższą niż zwykłe szeregowe urządzenia błyskowe. Idealnie nadają się do wyświetlania kodów dzięki pamięci RAM, bezpośredniego wykonywania kodu (XIP) i ponownego programowania danych.